UART_Transmitter_Arch
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：7
上传日期：2013-01-18 21:52:03
上 传 者：
aikimi7
说明： 自己编写的带有FIFO的UART串口发送模块，代码通过状态机实现，开发语言是Verilog
(I have written to the FIFO UART serial transmit module code through the state machine implementation, development languages Verilog)
文件列表:
UART_Transmitter_Arch.v (4582, 2013-01-18)
近期下载者：
相关文件：
收藏者：