38-decoder
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：3KB
下载次数：19
上传日期：2013-02-02 09:47:23
上 传 者：
地瓜弟啊
说明： 3-8译码器的Verilog硬件语言实现，开发环境是ModelSim
(The 3-8 decoder Verilog hardware language development environment is ModelSim)
文件列表:
38.doc (24064, 2013-02-02)
近期下载者：
相关文件：
收藏者：