FPGA-Muti-clock
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：170KB
下载次数：1
上传日期：2013-03-06 13:18:13
上 传 者：
okman1999
说明： FPGA 或者CPLD多时钟设计指南，如何使得多时钟设计时候减少抖动，噪音等
(FPGA or CPLD clock design guide, how to make multi-clock design time to reduce jitter, noise, etc.)
文件列表:
FPGA Muti clock.pdf (215895, 2009-11-09)
近期下载者：
相关文件：
收藏者：