PLL-setting
所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:466KB
下载次数:5
上传日期:2013-03-15 16:34:21
上 传 者:
王大大11111
说明: FPGA中锁相环的具体设置方法,可以使系统时钟稳定
(Setting method of fpga pll, it make system clock stable.)
文件列表:
PLL setting.pdf (680150, 2013-01-15)
近期下载者:
相关文件:
收藏者: