clock
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：654KB
下载次数：3
上传日期：2013-03-16 20:47:58
上 传 者：
jeffreygaoqiu
说明： 异步时钟域转换成同步时钟域的方法，fpga时钟设计的好资料
(Asynchronous clock domains into synchronous clock domains, clock fpga design)
文件列表:
一种将异步时钟域转换成同步时钟域的方法.pdf (726467, 2008-10-16)
近期下载者：
相关文件：
收藏者：