verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：8
上传日期：2013-04-10 18:02:00
上 传 者：
him200
说明： 锁相环 各个模块的程序 顶层文件。。。。
(Phase-locked loop of each module of the program top-level document. . . .)
文件列表:
verilog.txt (3844, 2013-04-10)
近期下载者：
相关文件：
收藏者：