verilogSerialcommunication
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：98KB
下载次数：14
上传日期：2013-04-19 10:13:08
上 传 者：
帝佛
说明： FPGA实现RS-232串口收发的仿真过程（Quartus+Synplify+ModelSim）
(On the RS-232 online asynchronous transceiver introduced a lot, recently there groping to do with the ModelSim timing simulation, combined with the online reference and their own thinking, do this thing.)
文件列表:
verilog串口通信程序.doc (296631, 2013-04-17)
近期下载者：
相关文件：
收藏者：