vhdl-digitle-clock
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：18
上传日期：2013-05-08 14:32:53
上 传 者：
devilxingxing
说明： 数字时钟，四位八段数码管显示，分为显示模块，分频模块，计数模块。
(digitle clock，lab display)
文件列表:
vhdl数字时钟模版 (0, 2013-04-29)
vhdl数字时钟模版\count.vhd (1694, 2013-03-28)
vhdl数字时钟模版\counter_led.vhd (1667, 2013-03-28)
vhdl数字时钟模版\div.vhd (662, 2013-03-28)
vhdl数字时钟模版\div_1k.vhd (536, 2013-03-28)
vhdl数字时钟模版\div_50.vhd (528, 2013-03-28)
vhdl数字时钟模版\mytime.vhd (4747, 2013-03-28)
近期下载者：
相关文件：
收藏者：