lab3controler-design-with-Verilog
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：29KB
下载次数：4
上传日期：2013-05-09 18:14:47
上 传 者：
1576351335
说明： 用veriloghdl 编写的控制器代码，modusim仿真通过，包括原理图和代码，以实验报告形式写出
(Controller code, written in veriloghdl modusim simulation through, including the principle diagram and code, in the form of a lab report write
)
文件列表:
实验3 控制器设计与仿真.doc (178688, 2009-07-01)
近期下载者：
相关文件：
收藏者：