Xilinx-Timing
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2271KB
下载次数：27
上传日期：2013-05-17 09:31:26
上 传 者：
永远的江西人
说明： Xilinx FPGA 时序约束资料，原厂出品，经典不需要理由
(Xilinx FPGA timing constraint information, original, classic no reason)
文件列表:
FPGA时序理论和约束\Xilinx时序约束培训教材_英文版.pdf (1393308, 2012-07-03)
FPGA时序理论和约束\Xilinx时序约束培训教材_中文翻译版.doc (481792, 2012-07-03)
FPGA时序理论和约束\xilinx时序约束范例.pdf (554397, 2012-07-03)
FPGA时序理论和约束\xilinx高级时序综合教程.pdf (391767, 2012-07-03)
FPGA时序理论和约束 (0, 2012-07-04)
近期下载者：
相关文件：
收藏者：