calcu_synthesis
所属分类：VHDL/FPGA/Verilog
开发工具：Asm
文件大小：3KB
下载次数：31
上传日期：2006-11-08 18:46:10
上 传 者：
10648120
说明： 本程序实现两个整数平方和相加并且输出结果
(the program two integers and the sum of squared output)
文件列表:
calcu_synthesis.vhd (28805, 2005-09-28)
近期下载者：
相关文件：
收藏者：