lab4_4
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：5KB
下载次数：2
上传日期：2013-07-21 22:07:40
上 传 者：
wky0311
说明： 用VHDL实现16进制到10进制以及10进制到16进制的转换
(Using VHDL 16 to 229 10 to 16 hex and 10 hex hex conversion)
文件列表:
set.vhd (655, 2013-07-18)
control.vhd (2624, 2013-07-18)
conversion_top.qsf (4770, 2013-07-18)
conversion_top.vhd (2245, 2013-07-18)
convert.vhd (1527, 2013-07-18)
display.vhd (2342, 2013-07-18)
my_state.vhd (167, 2013-07-18)
近期下载者：
相关文件：
收藏者：