DDR3-SDRAM-Controller
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：237KB
下载次数：399
上传日期：2013-09-24 16:52:30
上 传 者：
blueyk
说明： DDR3的控制器（并带有Testbench），可烧录到FPGA中对内存进行读写，相关技术人员可在该代码上修改用于其他场合
(DDR3 controller (with an Testbench), the FPGA can be burned to the memory read and write, the relevant technical staff can modify the code to be used on other occasions)
文件列表:
DDR3 SDRAM Controller\DDR3 DRAM controller.docx (64683, 2013-09-18)
DDR3 SDRAM Controller\Test HW.jpg (65826, 2013-09-16)
DDR3 SDRAM Controller\TestBench (86931, 2013-09-16)
DDR3 SDRAM Controller\TestBench.png (123559, 2013-09-16)
DDR3 SDRAM Controller\Title (86931, 2013-09-16)
DDR3 SDRAM Controller\~$R3 DRAM controller.docx (162, 2013-09-20)
DDR3 SDRAM Controller (0, 2013-09-20)
近期下载者：
相关文件：
收藏者：