FIFO
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：1
上传日期：2013-10-03 13:34:31
上 传 者：
luttie
说明： sample verilog FIFO design
文件列表:
fifo testbench.txt (636, 2013-09-29)
fifo_syn_flag.txt (1629, 2013-09-29)
fifo_syn_ram.txt (748, 2013-09-29)
fifo_syn_rdaddr_gen.txt (710, 2013-09-29)
fifo_syn_top.txt (1256, 2013-09-29)
fifo_syn_wraddr_gen.txt (756, 2013-09-29)
近期下载者：
相关文件：
收藏者：