lut
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：9KB
下载次数：25
上传日期：2013-10-22 16:39:03
上 传 者：
sdoyxb
说明： 可参数化配置的CAM模块，仿照xilinx IP core设计而成，使用SRL16E基本单元实现，节省空间
(Can be parameterized configurable CAM module, modeled xilinx IP core designed, implemented using the basic unit SRL16E, space-saving)
文件列表:
cam_dec.v (47477, 2013-05-17)
cam_enc.v (5742, 2013-06-18)
cam_srl_blk.v (1266, 2013-05-17)
cam_srl_slot.v (2758, 2013-05-17)
cam_srl_unit.v (1770, 2013-05-17)
lut_cam_new.v (3779, 2013-10-08)
近期下载者：
相关文件：
收藏者：