DCT_IP_Testbench
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：29KB
下载次数：9
上传日期：2013-10-22 23:36:06
上 传 者：
yhxz
说明： 一个DCT变换的完整IP，基于Verilog编写，同时包括完成的testbench，方便模块的仿真和测试。
(DCT transform a complete IP, based on Verilog prepared, including both complete testbench, convenient module simulation and testing.)
文件列表:
DCT_IP_Testbench\bench.rar (3299, 2006-05-28)
DCT_IP_Testbench\dct.rar (27116, 2006-05-28)
DCT_IP_Testbench (0, 2013-10-22)
近期下载者：
相关文件：
收藏者：