fulladd4
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：2
上传日期：2013-10-26 10:06:39
上 传 者：
simon0403
说明： 全加器代码和测试激励文件，优化的全加器，占用FPGA资源少
(Full adder code and test incentives)
文件列表:
fulladd4.v (1258, 2012-07-20)
test_fulladd4.v (1342, 2012-07-20)
近期下载者：
相关文件：
收藏者：