FPGA_Timing_Constraints_byCamp
所属分类：VHDL/FPGA/Verilog
开发工具：WORD
文件大小：453KB
下载次数：5
上传日期：2013-10-30 23:20:53
上 传 者：
myBuf
说明： 简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用
(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
文件列表:
浅谈时序约束byCamp.pdf (651618, 2013-10-18)
近期下载者：
相关文件：
收藏者：