8
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：6KB
下载次数：2
上传日期：2013-11-02 12:16:06
上 传 者：
songrq
说明： VHDL实验的程序，数字时钟，进行分秒计时，用数码管显示
(VHDL experimental procedures, digital clock, for every minute timer with digital display)
文件列表:
8\clk_gen.v (1164, 2012-10-11)
8\clock.v (3337, 2013-10-26)
8\LCD.v (2278, 2013-10-26)
8\lcd4digit.v (5651, 2011-04-15)
8\LCDEncoding4to1.v (3621, 2011-04-15)
8\lcdencoding4to1com.v (3378, 2011-04-15)
8\pwm.v (3109, 2011-04-15)
8\seg4_7.v (957, 2012-10-11)
8 (0, 2013-10-28)
近期下载者：
相关文件：
收藏者：