a1
所属分类:VHDL/FPGA/Verilog
开发工具:Visual C++
文件大小:1KB
下载次数:4
上传日期:2013-12-07 20:53:04
上 传 者:
anxiaoyu94
说明: 实现任意输入公式的真值表计算,同时它也是一个二进制加法器的模拟器,每当在这个模拟器中产生一个二进制数时,就相当于给各个命题变元产生了一组真值指派。
(Implement any truth table, enter the formula to calculate, but it is also a binary adder simulator whenever generates a binary number in the simulator, which is equivalent to each propositional variables to produce a set of true value assigned.)
文件列表:
a1.cpp (3120, 2013-12-03)
近期下载者:
相关文件:
收藏者: