test
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：6
上传日期：2013-12-24 23:08:57
上 传 者：
dianmu
说明： VHDL语言实现数字锁相环，方法为超前滞后法
(VHDL language digital phase-locked loop, and methods for lead-lag method)
文件列表:
test.vhd (3452, 2013-12-09)
近期下载者：
相关文件：
收藏者：