rs_code
所属分类：VHDL/FPGA/Verilog
开发工具：PDF
文件大小：167KB
下载次数：9
上传日期：2014-01-21 10:16:34
上 传 者：
tianliangddt
说明： 本文在介绍卷积码原理和描述方式的基础上以1/2卷积码为例重点详细阐述了基于Verilog HDL 的卷积码的编器的设计
(This paper introduced the convolution code on the principles and methods described in 1/2 convolutional code as an example focuses elaborated convolution based on Verilog HDL code compiled Design)
文件列表:
基于VerilogHDL语言描述的卷积码编码器的设计_钱莹晶.pdf (219387, 2013-08-08)
近期下载者：
相关文件：
收藏者：