Phase-Locked-Loop-FAQ
所属分类：VHDL/FPGA/Verilog
开发工具：PDF
文件大小：496KB
下载次数：1
上传日期：2014-03-18 18:08:06
上 传 者：
ctp20
说明： 关于锁相环设计经常遇到的一些问题的官方解答.为设计者提供一些参考.
(PLL design on some of the problems often encountered in the official answer. Provide some reference for the designer.)
文件列表:
Phase-Locked Loop FAQ.pdf (610145, 2013-12-04)
近期下载者：
相关文件：
收藏者：