multiply_verilog 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > multiply_verilog

multiply_verilog

乘法器 multiplier 乘法器 verilog multiplier verilog verilog 乘法器

所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：3KB
下载次数：7
上传日期：2014-03-20 14:59:32
上传者：dy2903

说明：几个常用的乘法器的verilog实现，包括普通乘法器，时序乘法器，行波乘法器等等
(Several commonly used multiplier verilog achieve, including ordinary multiplier, multiplier timing, traveling wave multiplier, etc.)

文件列表:

常用乘法器设计\basic_base2_mul.v (621, 2006-12-05)
常用乘法器设计\basic_base2_mul_seq.v (849, 2006-12-05)
常用乘法器设计\carry_save_mult.v (975, 2006-12-05)
常用乘法器设计\ripple_carry_mult.v (1018, 2006-12-05)
常用乘法器设计 (0, 2014-03-20)

近期下载者：

相关文件：

评论：[我要评论] [举报此文件]

收藏者：