SPI_slave_mode_verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：48KB
下载次数：15
上传日期：2014-06-11 14:03:24
上 传 者：
xujiankunkun11
说明： spi verilog simulatin model with master
(spi verilog simulatin model with master)
文件列表:
SPI_slave_mode_verilog.pdf (91268, 2014-06-10)
近期下载者：
相关文件：
收藏者：