rtl
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：57KB
下载次数：6
上传日期：2014-07-01 23:30:37
上 传 者：
bsqxsw
说明： 通过FPGA对pll进行控制，改变PLL
的输出频率。接口为spi接口。
(Pll controlled by FPGA on changing PLL
Output frequency. Interface spi interface.)
文件列表:
rtl (0, 2013-06-18)
rtl\mul_100.v (6880, 2013-05-19)
rtl\mul_duty.v (30468, 2013-05-19)
rtl\top.bit (4464619, 2013-06-17)
rtl\transmitter130519.v (12500, 2013-05-19)
rtl\transmitter130521无输入控制.v (13857, 2013-05-23)
rtl\transmitter130521无输入控制.v.bak (13787, 2013-05-23)
rtl\transmitter130521有输入控制.v (13036, 2013-05-23)
rtl\transmitter130521有输入控制.v.bak (12993, 2013-05-23)
rtl\transmitter130523.v (13829, 2013-05-23)
rtl\transmitter130618状态控制改变无影响.v (14106, 2013-06-18)
近期下载者：
相关文件：
收藏者：