文件列表:

精通Verilog.HDL语言编程_源码 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\DVB-C信道编、解码器.sch (61953, 2006-12-14)
精通Verilog.HDL语言编程_源码\光盘文件说明.doc (27136, 2007-03-27)
精通Verilog.HDL语言编程_源码\实例程序代码 (0, 2010-10-16)
精通Verilog.HDL语言编程_源码\实例程序代码\第15章 常用加法器设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第15章 常用加法器设计\carry_chain_adder.v (472, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第15章 常用加法器设计\carry_skip_adder.v (1461, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第15章 常用加法器设计\ripple_carry_adder.v (445, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第16章 常用乘法器设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第16章 常用乘法器设计\basic_base2_mul.v (621, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第16章 常用乘法器设计\basic_base2_mul_seq.v (849, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第16章 常用乘法器设计\carry_save_mult.v (975, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第16章 常用乘法器设计\ripple_carry_mult.v (1018, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第17章 伽罗华域GF（q）乘法器设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第17章 伽罗华域GF（q）乘法器设计\ff_const_mul.v (1029, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第17章 伽罗华域GF（q）乘法器设计\ff_mul.v (1600, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第18章 除法器设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第18章 除法器设计\rest_div_int.v (903, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第18章 除法器设计\seq_div.v (3120, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第19章 积分梳状滤波器(CIC)设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第19章 积分梳状滤波器(CIC)设计\cic3_decimator.v (1622, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第20章 CORDIC数字计算机的设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第20章 CORDIC数字计算机的设计\cordic.v (2845, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第21章 伪随机序列应用设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第21章 伪随机序列应用设计\randomization.v (1968, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第22章 异步FIFO设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第22章 异步FIFO设计\async_cmp.v (703, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第22章 异步FIFO设计\async_fifo.v (1420, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第22章 异步FIFO设计\dp_ram.v (516, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第22章 异步FIFO设计\rptr_empty.v (799, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第22章 异步FIFO设计\wptr_full.v (832, 2006-12-05)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计 (0, 2014-08-08)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\BM_KES.v (5102, 2006-07-02)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\CheinSearch.v (3006, 2006-07-07)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\ROM_INV.mif (3452, 2006-07-02)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\RS(204,188)译码器说明.txt (450, 2006-07-07)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\SyndromeCalc.v (2694, 2006-07-06)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\ff_mul.v (5001, 2006-07-02)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\forney.v (9387, 2006-07-07)
精通Verilog.HDL语言编程_源码\实例程序代码\第23章 RS(204,188)译码器的设计\rom_inv.v (5824, 2006-07-02)
... ...