sobel_edge_det

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:1KB
下载次数:8
上传日期:2014-09-02 20:46:45
上 传 者guduzxc
说明:  这是基于verilog语言的sobel检测的硬件语言设计,简单可用。
(sobel verilog)

文件列表:
sobel_edge_det.v (6414, 2014-09-02)

近期下载者

相关文件


收藏者