8weijiafaqi
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：5
上传日期：2014-12-10 20:21:04
上 传 者：
zayouzi
说明： 8位加法器的verilog实现。VHDL，单片机开发程序，数字逻辑与处理器基础实验，你懂d。
(8 adder verilog implementation. VHDL, MCU development program, the digital logic and processor basic experiment, you know d.)
文件列表:
Adder_8bits.v (1461, 2014-05-07)
Adder_8bits_tb.v (315, 2014-05-08)
近期下载者：
相关文件：
收藏者：