FPGA-high-precision-frequency-meter
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：14207KB
下载次数：33
上传日期：2014-12-28 22:28:38
上 传 者：
lapping
说明： 基于FPGA的高精度频率计设计实验
展示数字存储示波器基本工作原理。
展示硬件测频和测周的基本原理。
在现有综合实践平台上开发DSO硬件频率计模块的方案及流程。
结合数据采集、存储和触发模块的FPGA代码。
FPGA代码完善DSO的频率计模块，实现高精度测频和测周功能。
(FPGA-based high-precision frequency meter design experiments
Demonstrate the basic working principle of digital storage oscilloscope.
Demonstrate the basic principles of frequency measurement and test hardware week.
Developed on an existing platform integrated practice DSO hardware frequency counter module programs and processes.
Combined with data collection, storage and trigger module FPGA code.
FPGA code to improve DSO frequency meter module, high-precision frequency measurement and measurement capabilities week.)
文件列表:
基于FPGA的高精度频率计设计实验 (0, 2014-12-28)
基于FPGA的高精度频率计设计实验\实验指导书.doc (1121792, 2014-04-14)
基于FPGA的高精度频率计设计实验\实验程序 (0, 2014-12-28)
基于FPGA的高精度频率计设计实验\实验程序\完成程序 (0, 2014-12-28)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224 (0, 2014-12-28)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000 (0, 2014-12-28)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1 (0, 2014-12-28)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\AcqProcess.c (62807, 2013-11-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\AcqProcess.h (10867, 2013-01-10)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\AcqView.c (25908, 2013-11-12)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\AcqView.h (3470, 2012-12-14)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Assistant.c (5567, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Assistant.h (3227, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\AutoSet.c (13658, 2014-02-18)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\AutoSet.h (80, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\CMOS.c (1268, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\CMOS.h (1039, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Cali.c (22930, 2013-12-06)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Cali.h (561, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Cursor.c (20383, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Cursor.h (642, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\DMM.c (56928, 2014-02-17)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\DMM.c.bak (53221, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\DMM.h (2002, 2014-02-17)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\DPX.c (22671, 2013-11-15)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\DPX.c.bak (21237, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\DPX.h (1000, 2012-12-13)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug (0, 2014-12-28)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\1000us_tdc (34, 2013-12-04)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\AcqProcess.doj (210900, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\AcqView.doj (126088, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\Assistant.doj (44124, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\AutoSet.doj (75916, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\CMOS.doj (6476, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\Cali.doj (81384, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\Cursor.doj (85288, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\DMM.doj (104064, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\DPX.doj (79008, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\Debug.doj (16512, 2014-02-24)
基于FPGA的高精度频率计设计实验\实验程序\完成程序\PG1000_DSP_0224\PG1000\V1\Debug\Dialog.doj (116408, 2014-02-24)
... ...
The following files were generated for 'icon_pro' in directory
E:\ISE_works\PG1000_FPGA_ADC_1115\_ngo\cs_icon_pro\
XCO file generator:
Generate an XCO file for compatibility with legacy flows.
* icon_pro.xco
Creates an implementation netlist:
Creates an implementation netlist for the IP.
* icon_pro.ngc
* icon_pro.vhd
* icon_pro.vho
Creates an HDL instantiation template:
Creates an HDL instantiation template for the IP.
* icon_pro.vho
Generate ISE metadata:
Create a metadata file for use when including this core in ISE designs
* icon_pro_xmdf.tcl
Generate ISE subproject:
Create an ISE subproject for use when including this core in ISE designs
* icon_pro.gise
* icon_pro.xise
Deliver Readme:
Text file indicating the files generated and how they are used.
* icon_pro_readme.txt
Generate FLIST file:
Text file listing all of the output files produced when a customized core was
generated in the CORE Generator.
* icon_pro_flist.txt
Please see the Xilinx CORE Generator online help for further details on
generated files and how to use them.
近期下载者：
相关文件：
收藏者：