JTD
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：2KB
下载次数：7
上传日期：2007-05-07 00:34:01
上 传 者：
管理员
说明： 带左拐的交通灯设计与25进制的加法计数器，Maxplus2软件中的Verilog语言编写
(Neunggok with the design of traffic lights at 229 with the addition of 25 counters, simulated software Verilog language)
文件列表:
count_25.txt (317, 2007-05-07)
带左拐的交通灯设计.txt (3963, 2007-05-07)
近期下载者：
相关文件：
收藏者：