CordicverilgHDL
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：6KB
下载次数：118
上传日期：2007-05-07 09:08:15
上 传 者：
lianxue567
说明： 实现cordic算法，输入数据为16位，为提高精度，输出为20位。
(achieve cordic algorithm, the input data for the 16, to increase accuracy and output 20.)
文件列表:
Cordic.doc (53760, 2007-04-09)
近期下载者：
相关文件：
收藏者：