vhdl_sw_lr
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：16KB
下载次数：16
上传日期：2007-06-12 04:51:12
上 传 者：
wangshiyao
说明： 我自己写的vhdl程序，内有画图器，ram 和控制ram。还有test bentch。
(I wrote it myself vhdl procedures, which are drawing device, and control of ram ram. There bentch test.)
文件列表:
source (0, 2007-01-15)
source\comfile (649, 2006-11-13)
source\draw_block.VHD (10178, 2007-01-15)
source\ram_control_block.vhd (5242, 2007-01-15)
source\utility_pack.vhd (12029, 2002-02-18)
source\vdp.vhd (1402, 2006-12-18)
source\vdp_pack.vhd (23793, 2006-11-13)
source\vdp_testbench.vhd (6231, 2007-01-15)
source\vram.vhd (2259, 2002-02-18)
近期下载者：
相关文件：
收藏者：