VERILOGTIME
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：5KB
下载次数：11
上传日期：2007-06-21 17:55:14
上 传 者：
edunm
说明： 利用10M 的时钟，设计一个单周期的周期波形
(use 10M clock, the design of a single-cycle waveform cycle)
文件列表:
VERILOGTIME.doc (26112, 2007-06-21)
近期下载者：
相关文件：
收藏者：