VHDL
所属分类：VHDL/FPGA/Verilog
开发工具：PPT
文件大小：556KB
下载次数：39
上传日期：2007-07-12 10:55:39
上 传 者：
lyz1030
说明： VHD设计实例8位加法器的设计分频电路数字秒表的设计
(VHD Design 8 adder design of sub-frequency circuit design of digital stopwatch)
文件列表:
VHD设计实例L .ppt (1021440, 2007-07-12)
近期下载者：
相关文件：
收藏者：