src
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：3KB
下载次数：123
上传日期：2007-07-30 11:04:30
上 传 者：
xlyu
说明： 一个SDH中最基本传输模块STM-1的帧头检测器，verilog编程实现
(A basic SDH transmission module STM-1 Header detector, verilog Programming)
文件列表:
src\test_sdh.v (1496, 2007-07-28)
src\sdh.V (1296, 2007-07-28)
src\find_head.v (5208, 2007-07-28)
src\buffer.v (436, 2007-07-28)
src\control.v (3371, 2007-07-28)
src (0, 2007-07-28)
近期下载者：
相关文件：
收藏者：