TW-Verilog
所属分类：VHDL/FPGA/Verilog
开发工具：HTML
文件大小：1379KB
下载次数：8
上传日期：2007-08-29 18:33:10
上 传 者：
josh915
说明： 台湾verilog hdl硬件描述性语言，适合有基础的人
(Taiwan verilog hdl hardware description language, suitable for those who have the basis of)
文件列表:
TW Verilog教程\chapter01 导论.mht (62314, 2004-02-15)
TW Verilog教程\chapter02阶层模组.mht (383602, 2004-02-15)
TW Verilog教程\chapter03 verilog基本概念.mht (55606, 2004-02-15)
TW Verilog教程\chapter04 模组与port.mht (194735, 2004-02-15)
TW Verilog教程\chapter05 Gate-level Modeling.mht (783665, 2004-02-15)
TW Verilog教程\chapter06 资料处理层次.mht (262735, 2004-02-15)
TW Verilog教程\chapter07 Behavoral Modeling.mht (57398, 2004-02-15)
TW Verilog教程\chapter08 任务与函数.mht (23320, 2004-02-15)
TW Verilog教程\chapter09 有用的程式技巧.mht (105130, 2004-02-15)
TW Verilog教程\Chapter10 时序与延迟.mht (79766, 2004-02-15)
TW Verilog教程\Chapter11 交换层次的模型 .mht (50510, 2004-02-15)
TW Verilog教程\Chapter12 自定逻辑闸 .mht (39087, 2004-02-15)
TW Verilog教程\Chapter13 程式介面.mht (99910, 2004-02-15)
TW Verilog教程\Chapter14_ Idea to Synthesis.mht (45847, 2004-02-15)
TW Verilog教程\Chapter15 From C to Verilog.mht (28566, 2004-02-15)
TW Verilog教程\Chapter16 Synthesizable Design.mht (224783, 2004-02-15)
TW Verilog教程\Chapter17 Synthesis Skill.mht (63448, 2004-02-15)
TW Verilog教程\Chapter18 FSM.mht (72674, 2004-02-15)
TW Verilog教程 (0, 2005-07-15)
近期下载者：
相关文件：
收藏者：