div2
所属分类:VHDL/FPGA/Verilog
开发工具:Others
文件大小:1KB
下载次数:349
上传日期:2007-12-06 16:25:38
上 传 者:
hawking129
说明: 32位除法器
被除数和除数均为16位整数,16位小数
商为32位整数,16位小数
余数为16位整数,16位小数
Verilog HDL 代码
(32 divider dividend and divisor are 16-bit integer, decimal 16 for the 32-bit integer, 16-bit decimal number more than 16 integer, 16-bit decimal Verilog HDL code)
文件列表:
div2.v (4243, 2007-12-02)
近期下载者:
相关文件:
收藏者: