float_add

所属分类VHDL/FPGA/Verilog
开发工具:Verilog
文件大小:1KB
下载次数:4
上传日期:2019-12-20 10:29:10
上 传 者凌风ts
说明:  FPGA Verilog浮点数加法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
(FPGA Verilog floating-point add operation, using single precision floating-point decimal format, the accuracy of the operation results can be set, can be packaged into IP core)

文件列表:[举报垃圾]
float_add.v, 6068 , 2019-12-20

近期下载者

相关文件

评论我要评论

收藏者