Verilog_origin

所属分类VHDL/FPGA/Verilog
开发工具:Others
文件大小:3KB
下载次数:1
上传日期:2020-04-16 10:50:58
上 传 者ZEED
说明:  单指令周期的VERILOG实现,希望有帮助
(Single instruction cycle Verilog implementation, I hope it helps)

文件列表:[举报垃圾]
ALUCt.v, 577 , 2019-05-22
CPU.v, 1484 , 2019-05-22
Control.v, 1668 , 2019-05-22
DataMem.v, 1030 , 2019-05-22
IFU.v, 852 , 2019-05-27
RegFile.v, 703 , 2019-05-22
ALU.v, 556 , 2019-05-22

近期下载者

相关文件

评论我要评论

收藏者