联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 下载中心 > VHDL/FPGA/Verilog >
OutputCell
OutputCell
jtag
jtag verilog
jtag tap
下载(
14
)
赞(
0
)
踩(
0
)
评论(
0
)
收藏(
0
)
所属分类
:VHDL/FPGA/Verilog
开发工具
:Others
文件大小
:1KB
下载次数
:14
上传日期
:2008-02-02 00:39:46
上 传 者
:
cosine2sine
说明: verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证
文件列表
:
OutputCell.
v
(3864, 2008-01-31)
近期下载者
:
相关文件
:
评论
:[
我要评论
] [
举报此文件
]
收藏者
: