source_code

所属分类VHDL/FPGA/Verilog
开发工具:Verilog
文件大小:3KB
下载次数:4
上传日期:2020-05-15 22:01:25
上 传 者cinc
说明:  64位乘法器,底层调用5个16位乘法单元IP,使用分时复用
(64 bit multiplier, the underlying call 5 16 bit multiplication unit IP, time division multiplexing)

文件列表:[举报垃圾]
cy4.v, 7841 , 2020-05-12
cy4.vt, 4681 , 2020-05-12

近期下载者

相关文件

评论我要评论

收藏者