MEALY
所属分类：VHDL/FPGA/Verilog
开发工具：WORD
文件大小：153KB
下载次数：14
上传日期：2008-03-10 11:15:02
上 传 者：
wangyuan1010
说明： 状态机设计，用VHDL进行MEALY型状态机的设计。由于两个程序本身有延时现象，本实验进行了改进。
(State machine design, using VHDL for Mealy type state machine design. Since the two procedures have delayed the phenomenon itself, the experiment is improved.)
文件列表:
MEALY.doc (231936, 2008-03-10)
近期下载者：
相关文件：
收藏者：