8adderverilog
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：1KB
下载次数：10
上传日期：2008-03-18 21:32:30
上 传 者：
明天张
说明： 8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高
(8-bit adder realization, non-pipelined structure, is pretty good. I)
文件列表:
8位加法器的非流水线verilog\adder8.v (771, 2007-10-08)
8位加法器的非流水线verilog (0, 2008-03-18)
近期下载者：
相关文件：
收藏者：