crc16_8bit.v

所属分类:处理器开发
开发工具:VHDL
文件大小:1KB
下载次数:249
上传日期:2008-04-03 11:00:37
上 传 者qiangge8611@126.com
说明:  利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块
(Using Verilog hardware description language for the parallel importation of 8 regular CRC checksum module. HDLC sub-modules)

文件列表:
crc16_8bit.v.txt (2778, 2008-03-25)

近期下载者

相关文件


收藏者