DDRinterface
所属分类：嵌入式/单片机/硬件编程
开发工具：Others
文件大小：24KB
下载次数：48
上传日期：2008-04-18 13:37:12
上 传 者：
shicheng342
说明： 《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
( ALTERA FPGA/CPLD High chapter high-speed DDR memory data interface design example)
文件列表:
Core\EPLL.bsf (5065, 2004-09-05)
Core\EPLL.v (13994, 2004-09-05)
Core\EPLL_bb.v (11575, 2004-09-05)
Core\EPLL_inst.v (128, 2004-09-05)
Core\MY_DQ.bsf (4411, 2004-09-07)
Core\MY_DQ.v (15911, 2004-09-07)
Core\MY_DQS.bsf (4289, 2004-09-05)
Core\MY_DQS.v (11010, 2004-09-05)
Core\MY_DQS_bb.v (7233, 2004-09-05)
Core\MY_DQS_inst.v (274, 2004-09-05)
Core\MY_DQ_bb.v (4898, 2004-09-07)
Core\MY_DQ_inst.v (248, 2004-09-07)
Project\DataPath.bdf (33040, 2004-09-07)
Project\DataPath.qpf (1562, 2004-10-24)
Project\DataPath.qsf (2707, 2004-12-23)
Core (0, 2008-04-18)
Project (0, 2008-04-18)
近期下载者：
相关文件：
收藏者：