STATE1
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：26
上传日期：2008-04-19 10:41:08
上 传 者：
望穿秋水
说明： VHDL源代码，莫尔型状态机，使用VHDL语言编写
(VHDL source code, Moore type state machine, the use of VHDL language)
文件列表:
STATE1.doc (24576, 2008-04-19)
近期下载者：
相关文件：
收藏者：