crc_verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：15KB
下载次数：347
上传日期：2008-04-24 13:35:42
上 传 者：
lwyunited
说明： 循环码编码器verilog实现，里面包含有源程序和仿真图。
(Cyclic code encoder Verilog realization, which contains the source code and simulation of Fig.)
文件列表:
循环码编码器verilog实现\循环码编码器\1.bmp (1073718, 2008-02-17)
循环码编码器verilog实现\循环码编码器\2.bmp (1066038, 2008-02-17)
循环码编码器verilog实现\循环码编码器\crc_3.txt (3108, 2008-02-17)
循环码编码器verilog实现\循环码编码器\crc_3_testbench.txt (846, 2008-02-17)
循环码编码器verilog实现\循环码编码器\crc_3.v (2970, 2008-02-17)
循环码编码器verilog实现\循环码编码器\crc_3_test.v (806, 2008-02-17)
循环码编码器verilog实现\循环码编码器 (0, 2008-03-02)
循环码编码器verilog实现 (0, 2008-03-02)
近期下载者：
相关文件：
收藏者：