ADC1
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：122KB
下载次数：189
上传日期：2008-05-09 18:49:39
上 传 者：
matrics
说明： 用FPGA实现的ADC采样器，用VHDL编写，8个模拟信号通道地址,8位数据输出
(Using FPGA to achieve the ADC sampler, using VHDL prepared 8-channel analog signal address, 8-bit data output)
文件列表:
ADC1 (0, 2006-12-18)
ADC1\ADCINT.qpf (905, 2006-12-18)
ADC1\ADCINT.qsf (1731, 2006-12-18)
ADC1\db (0, 2006-12-18)
ADC1\db\ADCINT.db_info (136, 2006-12-18)
ADC1\db\ADCINT.eco.cdb (141, 2006-12-18)
ADC1\db\ADCINT.rpp.qmsg (1598, 2006-12-18)
ADC1\db\ADCINT.map.qmsg (7412, 2006-12-18)
ADC1\db\ADCINT.cmp.tdb (2857, 2006-12-18)
ADC1\db\ADCINT.cmp.qrpt (0, 2006-12-18)
ADC1\db\ADCINT.cbx.xml (88, 2006-12-18)
ADC1\db\ADCINT.hif (508, 2006-12-18)
ADC1\db\ADCINT.(0).cnf.cdb (1663, 2006-12-18)
ADC1\db\ADCINT.(0).cnf.hdb (934, 2006-12-18)
ADC1\db\ADCINT.hier_info (822, 2006-12-18)
ADC1\db\ADCINT.rtlv_sg.cdb (2013, 2006-12-18)
ADC1\db\ADCINT.rtlv.hdb (5781, 2006-12-18)
ADC1\db\ADCINT.cmp0.ddb (18685, 2006-12-18)
ADC1\db\ADCINT.rtlv_sg_swap.cdb (158, 2006-12-18)
ADC1\db\ADCINT.pre_map.hdb (5794, 2006-12-18)
ADC1\db\ADCINT.pre_map.cdb (2088, 2006-12-18)
ADC1\db\ADCINT.psp (0, 2006-12-18)
ADC1\db\ADCINT.dbp (0, 2006-12-18)
ADC1\db\ADCINT.smp_dump.txt (288, 2006-12-18)
ADC1\db\ADCINT.sgdiff.cdb (1344, 2006-12-18)
ADC1\db\ADCINT.sgdiff.hdb (5876, 2006-12-18)
ADC1\db\ADCINT.sld_design_entry_dsc.sci (134, 2006-12-18)
ADC1\db\ADCINT.syn_hier_info (0, 2006-12-18)
ADC1\db\ADCINT.map.cdb (1668, 2006-12-18)
ADC1\db\ADCINT.map.hdb (5581, 2006-12-18)
ADC1\db\ADCINT.cmp.cdb (4783, 2006-12-18)
ADC1\db\ADCINT.fit.qmsg (34566, 2006-12-18)
ADC1\db\ADCINT.signalprobe.cdb (311, 2006-12-18)
ADC1\db\ADCINT.cmp.hdb (5756, 2006-12-18)
ADC1\db\ADCINT.cmp.rdb (14130, 2006-12-18)
ADC1\db\ADCINT.sgate.rvd (1512, 2006-12-18)
ADC1\db\ADCINT.sgate_sm.rvd (1426, 2006-12-18)
ADC1\db\ADCINT.sld_design_entry.sci (134, 2006-12-18)
ADC1\db\ADCINT.asm.qmsg (1422, 2006-12-18)
ADC1\db\ADCINT.tan.qmsg (34973, 2006-12-18)
... ...
近期下载者：
相关文件：
收藏者：