crc_16
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：112
上传日期：2008-05-26 22:42:52
上 传 者：
lypembed
说明： 利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!
(Verilog realize the use of a (2,1,2) convolutional code encoder, yo useful!)
文件列表:
crc_16.v (1249, 2007-10-09)
近期下载者：
相关文件：
收藏者：